4000 Series CMOS Logic ICs - 4000 Dòng CMOS Logic ICs
General characteristics
Supply: 3 to 15V, small fluctuations are tolerated.
Inputs have very high impedance (resistance), this is good because it means they will not affect the part of the circuit where they are connected. However, it also means that unconnected inputs can easily pick up electrical noise and rapidly change between high and low states in an unpredictable way. This is likely to make the IC behave erratically and it will significantly increase the supply current. To prevent problems all unused inputs MUST be connected to the supply (either +Vs or 0V), this applies even if that part of the IC is not being used in the circuit!
Outputs can sink and source only about 1mA if you wish to maintain the correct output voltage to drive CMOS inputs. If there is no need to drive any inputs the maximum current is about 5mA with a 6V supply, or 10mA with a 9V supply (just enough to light an LED). To switch larger currents you can connect a transistor.
Fan-out: one output can drive up to 50 inputs.
Gate propagation time: typically 30ns for a signal to travel through a gate with a 9V supply, it takes a longer time at lower supply voltages.
Frequency: up to 1MHz, above that the 74 series is a better choice.
Power consumption (of the IC itself) is very low, a few µW. It is much greater at high frequencies, a few mW at 1MHz for example.
There are many ICs in the 4000 series and this page only covers a selection, concentrating on the most useful gates, counters, decoders and display drivers. For each IC there is a diagram showing the pin arrangement and brief notes explain the function of the pins where necessary. The notes also explain if the IC's properties differ substantially from the standard characteristics listed above.
If you are using another reference please be aware that there is some variation in the terms used to describe input pins. I have tried to be logically consistent so the term I have used describes the pin's function when high (true). For example 'disable clock' on the 4026 is often labelled 'clock enable' but this can be confusing because it enables the clock when low (false). An input described as 'active low' is like this, it performs its function when low. If you see a line drawn above a label it means it is active low, for example: (say 'reset-bar').
Đặc điểm chung
Cung cấp: 3 đến 15V, biến động nhỏ được dung nạp tốt.
Đầu vào có trở kháng rất cao (đề kháng), điều này là tốt bởi vì nó có nghĩa là họ sẽ không ảnh hưởng đến một phần của mạch mà họ được kết nối. Tuy nhiên, nó cũng có nghĩa là đầu vào không được kết nối có thể dễ dàng nhận tiếng ồn điện và thay đổi nhanh chóng giữa các quốc gia cao và thấp một cách không thể đoán trước. Điều này có thể làm cho IC cư xử thất thường và nó sẽ làm tăng đáng kể nguồn cung hiện tại. Để ngăn chặn các vấn đề tất cả các yếu tố đầu vào không sử dụng phải được kết nối để cung cấp (hoặc + Vs hoặc 0V), điều này được áp dụng ngay cả nếu đó là một phần của IC không được sử dụng trong mạch!
Kết quả đầu ra có thể chìm và nguồn chỉ có khoảng 1mA nếu bạn muốn duy trì điện áp đầu ra chính xác để lái xe đầu vào CMOS. Nếu không có nhu cầu lái xe bất kỳ đầu vào tối đa hiện tại là khoảng 5mA với một nguồn cung cấp 6V, hoặc 10mA với một nguồn cung cấp 9V (chỉ đủ để thắp sáng một đèn LED). Để chuyển đổi dòng điện lớn hơn, bạn có thể kết nối một bóng bán dẫn.
Fan-out: một đầu ra có thể lái xe lên đến 50 đầu vào.Cổng thời gian lan truyền: thường 30ns cho một tín hiệu để đi du lịch thông qua một cổng với một nguồn cung cấp 9V, phải mất một thời gian dài với điện áp cung cấp thấp hơn.
Tần số: 1MHz, trên series 74 là một sự lựa chọn tốt hơn.
Công suất tiêu thụ (IC chính nó) là rất thấp, một vài μW. Nó là lớn hơn nhiều ở tần số cao, một vài mW tại 1MHz ví dụ.
Có rất nhiều IC trong series 4000 và trang này chỉ bao gồm một lựa chọn, tập trung vào các cửa hữu ích nhất, quầy, bộ giải mã và trình điều khiển hiển thị. Đối với mỗi vi mạch có một sơ đồ hiển thị pin sắp xếp và ghi chú ngắn gọn giải thích chức năng của các chân ở những nơi cần thiết. Các ghi chú giải thích nếu tài sản của vi mạch khác nhau đáng kể từ các đặc điểm tiêu chuẩn được liệt kê ở trên.
Nếu bạn đang sử dụng một tài liệu tham khảo xin vui lòng lưu ý rằng có một số biến thể trong các điều khoản được sử dụng để mô tả chân đầu vào. Tôi đã cố gắng một cách hợp lý phù hợp để hạn Tôi đã sử dụng mô tả chức năng của pin khi cao (đúng). Ví dụ vô hiệu hóa đồng hồ trên các 4026 thường được gắn nhãn 'đồng hồ cho phép, nhưng điều này có thể gây nhầm lẫn bởi vì nó cho phép đồng hồ khi thấp (sai). Một đầu vào mô tả như là '' hoạt động thấp như thế này, nó thực hiện chức năng của nó thấp. Nếu bạn nhìn thấy một đường vẽ trên nhãn, nó có nghĩa là nó đang hoạt động thấp, ví dụ: (nói "KHÔNG Thiết lập lại').
-------------------------------------------------------------------------------
Gates
4001 quad 2-input NOR
4011 quad 2-input NAND
4030 quad 2-input EX-OR (now obsolete)
4070 quad 2-input EX-OR
4071 quad 2-input OR
4077 quad 2-input EX-NOR
4081 quad 2-input AND
4093 quad 2-input NAND with Schmitt trigger inputs
The 4093 has Schmitt trigger inputs to provide good noise immunity. They are ideal for slowly changing or noisy signals. The hysteresis is about 0.5V with a 4.5V supply and almost 2V with a 9V supply.
4093 có Schmitt kích hoạt đầu vào để cung cấp khả năng miễn dịch tiếng ồn tốt. Họ là lý tưởng cho các tín hiệu từ từ thay đổi hoặc ồn ào. Trễ là khoảng 0.5V với một nguồn cung cấp 4.5V và gần như 2V với một nguồn cung cấp 9V.
-------------------------------------------------------------------------------
4023 triple 3-input NAND
4025 triple 3-input NOR
4073 triple 3-input AND
4075 triple 3-input OR
Notice how gate 1 is spread across the two ends of the package.
Chú ý khẩu 1 là lây lan qua hai đầu của gói.
-------------------------------------------------------------------------------
Dual 4-input gates
4002 dual 4-input NOR
4012 dual 4-input NAND
4072 dual 4-input OR
4082 dual 4-input AND
NC = No Connection (a pin that is not used).
NC = Không có kết nối (pin không được sử dụng).
-------------------------------------------------------------------------------
4068 8-input NAND/AND* gate
This gate has a propagation time which is about 10 times longer than normal so it is not suitable for high speed circuits.
NC = No Connection (a pin that is not used).
* = The AND output (pin 1) is not available on some versions of the 4068.
Cửa này có một thời gian tuyên truyền là khoảng 10 lần lâu hơn bình thường vì vậy nó không thích hợp cho các mạch tốc độ cao.
NC = Không có kết nối (pin không được sử dụng).
* = Và đầu ra (pin 1) không có sẵn trên một số phiên bản của 4068.
-------------------------------------------------------------------------------
4069 hex NOT (inverting buffer)
-------------------------------------------------------------------------------
4049 hex NOT and 4050 hex buffer
4049 hex NOT (inverting buffer)
4050 hex non-inverting buffer
Inputs: These ICs are unusual because their gate inputs can withstand up to +15V even if the power supply is a lower voltage.
Outputs: These ICs are unusual because they are capable of driving 74LS gate inputs directly. To do this they must have a +5V supply (74LS supply voltage). The gate output is sufficient to drive four 74LS inputs.
NC = No Connection (a pin that is not used).
Note the unusual arrangement of the power supply pins for these ICs!
Đầu vào: Các IC này là bất thường bởi vì đầu vào cửa của họ có thể chịu được lên đến +15 V ngay cả khi các nguồn cung cấp năng lượng là một điện áp thấp hơn.
Kết quả đầu ra: Các IC này là bất thường bởi vì họ có khả năng lái xe 74LS đầu vào cửa trực tiếp. Để làm điều này, họ phải có một +5 V cung cấp (74LS cung cấp điện áp). Đầu ra cửa khẩu là đủ để lái xe bốn đầu vào 74LS.
NC = Không có kết nối (pin không được sử dụng).
Lưu ý sự sắp xếp khác thường của các chân nguồn cung cấp năng lượng cho các IC!
-------------------------------------------------------------------------------
4000 dual 3-input NOR gate and NOT gate
Two 3-input NOR gates and a single NOT gate in one package.
NC = No Connection (a pin that is not used).
Hai 3 đầu vào NOR cửa và một cửa khẩu không duy nhất trong một gói.
NC = Không có kết nối (pin không được sử dụng).
-------------------------------------------------------------------------------
Decade and 4-bit Counters
4017 decade counter (1-of-10)
The count advances as the clock input becomes high (on the rising-edge). Each output Q0-Q9 goes high in turn as counting advances. For some functions (such as flash sequences) outputs may be combined using diodes.
The reset input should be low (0V) for normal operation (counting 0-9). When high it resets the count to zero (Q0 high). This can be done manually with a switch between reset and +Vs and a 10k resistor between reset and 0V. Counting to less than 9 is achieved by connecting the relevant output (Q0-Q9) to reset, for example to count 0,1,2,3 connect Q4 to reset.
The disable input should be low (0V) for normal operation. When high it disables counting so that clock pulses are ignored and the count is kept constant.
The ÷10 output is high for counts 0-4 and low for 5-9, so it provides an output at 1/10 of the clock frequency. It can be used to drive the clock input of another 4017 (to count the tens).
Những tiến bộ đếm như là đầu vào đồng hồ trở thành cao (trên cạnh đang lên). Mỗi đầu ra Q0-Q9 đi cao lần lượt là tính tiến bộ. Đối với một số chức năng (chẳng hạn như chuỗi đèn flash) kết quả đầu ra có thể được kết hợp bằng cách sử dụng điốt.
Các đầu vào thiết lập lại nên thấp (0V) cho hoạt động bình thường (tính 0-9). Khi cao, nó reset lại số không (Q0 cao). Điều này có thể được thực hiện bằng tay với một chuyển đổi giữa các thiết lập lại và + Vs và một điện trở 10k giữa thiết lập lại và 0V. Tính đến ít hơn 9 đạt được bằng cách kết nối đầu ra có liên quan (Q0-Q9) để thiết lập lại, ví dụ để đếm 0,1,2,3 kết nối Q4 để thiết lập lại.
Sự vô hiệu hóa đầu vào thấp (0V) cho hoạt động bình thường. Khi cao nó vô hiệu hóa tính để xung đồng hồ được bỏ qua và đếm được giữ không đổi.
Các ÷ 10 sản lượng cao để đếm 0-4 và thấp cho 5-9, do đó, nó cung cấp một sản lượng 1/10 của tần số đồng hồ. Nó có thể được sử dụng để lái xe đầu vào đồng hồ của một 4017 (đếm hàng chục).
-------------------------------------------------------------------------------
4026 decade counter and 7-segment display driver
The count advances as the clock input becomes high (on the rising-edge). The outputs a-g go high to light the appropriate segments of a common-cathode 7-segment display as the count advances. The maximum output current is about 1mA with a 4.5V supply and 4mA with a 9V supply. This is sufficient to directly drive many 7-segment LED displays. The table below shows the segment sequence in detail.
The reset input should be low (0V) for normal operation (counting 0-9). When high it resets the count to zero.
The disable clock input should be low (0V) for normal operation. When high it disables counting so that clock pulses are ignored and the count is kept constant.
The enable display input should be high (+Vs) for normal operation. When low it makes outputs a-g low, giving a blank display. The enable out follows this input but with a brief delay.
The ÷10 output (h in table) is high for counts 0-4 and low for 5-9, so it provides an output at 1/10 of the clock frequency. It can be used to drive the clock input of another 4026 to provide multi-digit counting.
The not 2 output is high unless the count is 2 when it goes low.
Example project: 'Random' flasher for 8 LEDs
This project uses the 4026 in an unconventional way, the outputs a-g and the ÷10 output (h) are used to flash individual LEDs in a complex pattern which appears random if not studied too closely!
Những tiến bộ đếm như là đầu vào đồng hồ trở thành cao (trên cạnh đang lên).Các kết quả đầu ra ag cao để ánh sáng các phân đoạn thích hợp của một cathode chung 7 đoạn hiển thị như những tiến bộ đếm. Hiện tại sản lượng tối đa là khoảng 1mA với một nguồn cung cấp 4.5V và 4mA với một nguồn cung cấp 9V. Điều này là đủ để trực tiếp lái xe 7-phân khúc màn hình LED. Bảng dưới đây cho thấy trình tự phân đoạn cụ thể.
Các đầu vào thiết lập lại nên thấp (0V) cho hoạt động bình thường (tính 0-9). Khi cao, nó reset lại số không.
Vô hiệu hóa đồng hồ đầu vào thấp (0V) cho hoạt động bình thường. Khi cao nó vô hiệu hóa tính để xung đồng hồ được bỏ qua và đếm được giữ không đổi.
Các đầu vào cho phép màn hình hiển thị nên là cao (+ Vs) cho hoạt động bình thường. Khi thấp làm cho kết quả đầu ra ag thấp, cho một màn hình trống. Cho phép ra sau đầu vào này, nhưng với một sự chậm trễ ngắn gọn.
Các ÷ 10 đầu ra (h trong bảng) là cao để đếm 0-4 và thấp cho 5-9, do đó, nó cung cấp một sản lượng 1/10 của tần số đồng hồ. Nó có thể được sử dụng để lái xe đầu vào đồng hồ khác 4026 để cung cấp nhiều con số đếm.
Ví dụ dự án: 'ngẫu nhiên' flasher cho 8 LED
Dự án này sử dụng 4026 một cách độc đáo, kết quả đầu ra ag và sản lượng ÷ 10 (h) được sử dụng để flash LED cá nhân trong một mô hình phức tạp xuất hiện ngẫu nhiên nếu không nghiên cứu quá chặt chẽ!
-------------------------------------------------------------------------------
4029 up/down synchronous counter with preset
The 4029 is a synchronous counter so its outputs change precisely together on each clock pulse. This is helpful if you need to connect the outputs to logic gates because it avoids the glitches which occur with ripple counters.
The count occurs as the clock input becomes high (on the rising-edge). The up/down input determines the direction of counting: high for up, low for down. The state of up/down should be changed when the clock is high.
For normal operation (counting) preset, and carry in should be low.
The binary/decade input selects the type of counter: 4-bit binary (0-15) when high; decade (0-9) when low.
The counter may be preset by placing the desired binary number on the inputs A-D and briefly making the preset input high. There is no reset input, but preset can be used to reset the count to zero if inputs A-D are all low.
Connecting synchronous counters in a chain: please see 4510/16 below.
4029 là một bộ đếm đồng bộ nên kết quả đầu ra của nó thay đổi một cách chính xác với nhau trên mỗi xung đồng hồ. Điều này là hữu ích nếu bạn cần kết nối các kết quả đầu ra cổng logic bởi vì nó tránh được những trục trặc xảy ra với quầy gợn.
Tính xảy ra như là đầu vào đồng hồ trở thành cao (trên cạnh đang lên). Các đầu vào lên / xuống xác định hướng đếm: cao lên, cho xuống. Nhà nước lên / xuống nên được thay đổi khi đồng hồ cao.
Đối với hoạt động bình thường (tăng) cài sẵn, và thực hiện nên thấp.
Các đầu vào nhị phân / thập kỷ lựa chọn loại hình truy cập: 4-bit nhị phân (0-15) khi cao; thập kỷ (0-9) khi thấp.
Các truy cập có thể được cài sẵn bằng cách đặt các số nhị phân mong muốn trên AD đầu vào và một thời gian ngắn làm cho đầu vào cài sẵn cao. Không có đầu vào thiết lập lại, nhưng đặt trước có thể được sử dụng để thiết lập lại các số không nếu đầu vào AD là thấp.
Kết nối các quầy đồng bộ trong một chuỗi: xin vui lòng xem 4510/16 dưới đây.
-------------------------------------------------------------------------------
4510 up/down decade (0-9) counter with preset
4516 up/down 4-bit (0-15) counter with preset
These are synchronous counters so their outputs change precisely together on each clock pulse. This is helpful if you need to connect their outputs to logic gates because it avoids the glitches which occur with ripple counters.
The count occurs as the clock input becomes high (on the rising-edge). The up/down input determines the direction of counting: high for up, low for down. The state of up/down should be changed when the clock is high.
For normal operation (counting) preset, reset and carry in should be low. When reset is high it resets the count to zero (0000, QA-QD low). The clock input should be low when resetting.
The counter may be preset by placing the desired binary number on the inputs A-D and briefly making the preset input high, the clock input should be low when this happens.
Connecting synchronous counters in a chain
The diagram below shows how to link synchronous counters, notice how all the clock (CK) inputs are linked. Carry out (CO) feeds carry in (CI) of the next counter. Carry in (CI) of the first counter should be low for 4029, 4510 and 4516 counters.
Đây là những quầy đồng bộ nên kết quả đầu ra của họ thay đổi một cách chính xác với nhau trên mỗi xung đồng hồ. Điều này là hữu ích nếu bạn cần kết nối đầu ra cổng logic bởi vì nó tránh được những trục trặc xảy ra với quầy gợn.
Tính xảy ra như là đầu vào đồng hồ trở thành cao (trên cạnh đang lên). Các đầu vào lên / xuống xác định hướng đếm: cao lên, cho xuống. Nhà nước lên / xuống nên được thay đổi khi đồng hồ cao.
Đối với hoạt động bình thường (tăng) cài sẵn, thiết lập lại và mang theo trong thấp. Khi thiết lập lại là cao, nó reset lại số không (0000, QA-QD thấp). Các đầu vào đồng hồ nên thấp khi cài đặt lại.
Các truy cập có thể được cài sẵn bằng cách đặt các số nhị phân trên AD yếu tố đầu vào và một thời gian ngắn làm cho cài đặt trước đầu vào cao, đầu vào đồng hồ nên thấp khi điều này xảy ra.
Kết nối các quầy đồng bộ trong một chuỗi
Sơ đồ dưới đây cho thấy làm thế nào để liên kết các quầy đồng bộ, thông báo tất cả các đồng hồ (CK) đầu vào được liên kết. Thực hiện (CO) nguồn cấp dữ liệu thực hiện (CI) của các truy cập tiếp theo. Thực hiện in (CI) của các truy cập đầu tiên phải là thấp đối với các quầy 4029, 4510 và 4516.
-------------------------------------------------------------------------------
4518 dual decade (0-9) counter
4520 dual 4-bit (0-15) counter
These contain two separate synchronous counters, one on each side of the IC.
Normally a clock signal is connected to the clock input, with the enable input held high. Counting advances as the clock signal becomes high (on the rising-edge). Special arrangements are used if the 4518/20 counters are linked in a chain, as explained below.
For normal operation the reset input should be low, making it high resets the counter to zero (0000, QA-QD low).
Counting to less than the maximum (9 or 15) can be achieved by connecting the appropriate output(s) to the reset input, using an AND gate if necessary. For example to count 0 to 8 connect QA (1) and QD (8) to reset using an AND gate.
Đây chứa hai bộ đếm riêng đồng bộ, một ở mỗi bên của IC.
Thông thường, một tín hiệu đồng hồ được kết nối với đầu vào đồng hồ, với các đầu vào cho phép tổ chức cao. Đếm tiến bộ là tín hiệu đồng hồ trở thành cao (trên cạnh đang lên). Sắp xếp đặc biệt được sử dụng nếu các quầy 4518/20 được liên kết trong một chuỗi, như được giải thích dưới đây.
Đối với hoạt động bình thường, đầu vào thiết lập lại thấp, làm cho nó cao thiết lập lại các truy cập không (0000, QA-QD thấp).
Tính đến ít hơn so với tối đa (9 hoặc 15) có thể đạt được bằng cách kết nối đầu ra thích hợp (s) để đầu vào thiết lập lại, bằng cách sử dụng cổng AND nếu cần thiết. Ví dụ để tính 0 đến 8 kết nối QA (1) và QĐ (8) để thiết lập lại bằng cách sử dụng một cổng AND.
Connecting 4518 and 4520 counters in a chain
The diagram below shows how to link 4518 and 4520 counters. Notice how the normal clock inputs are held low, with the enable inputs being used instead. With this arrangement counting advances as the enable input becomes low (on the falling-edge) allowing output QD to supply a clock signal to the next counter. The complete chain is a ripple counter, although the individual counters are synchronous! If it is essential to have truly synchronous counting a system of logic gates is required, please see a 4518/20 datasheet for further details.
Sơ đồ dưới đây cho thấy làm thế nào để liên kết 4518 và 4520 quầy. Chú ý các yếu tố đầu vào đồng hồ bình thường được tổ chức thấp, với các yếu tố đầu vào cho phép được sử dụng để thay thế. Với sự sắp xếp này, kể tiến bộ như là đầu vào cho phép trở nên thấp (trên các cạnh, giảm) cho phép đầu ra QD cung cấp một tín hiệu đồng hồ để truy cập tiếp theo. Chuỗi hoàn chỉnh là một bộ đếm gợn sóng, mặc dù các quầy cá nhân được đồng bộ! Nếu nó là cần thiết để có thực sự đồng bộ, kể một hệ thống các cổng logic được yêu cầu, xin vui lòng xem datasheet 4518/20 để biết thêm chi tiết.
-------------------------------------------------------------------------------
7-bit, 12-bit and 14-bit counters
4020 14-bit (÷16,384) ripple counter
The 4020 is a ripple counter so beware that glitches may occur in any logic gate systems connected to its outputs due to the slight delay before the later counter outputs respond to a clock pulse.
The count advances as the clock input becomes low (on the falling-edge), this is indicated by the bar over the clock label. This is the usual clock behaviour of ripple counters and it means a counter output can directly drive the clock input of the next counter in a chain.
Output Qn is the nth stage of the counter, representing 2n, for example Q4 is 24 = 16 (1/16 of clock frequency) and Q14 is 214 = 16384 (1/16384 of clock frequency). Note that Q2 and Q3 are not available.
The reset input should be low for normal operation (counting). When high it resets the count to zero (all outputs low).
Also see: 4040 (12-bit) and 4060 (14-bit with internal oscillator).
4020 là một bộ đếm gợn vì vậy hãy cẩn thận trục trặc có thể xảy ra trong bất kỳ hệ thống cổng logic kết nối với đầu ra của nó do sự chậm trễ chút ít trước khi các kết quả đầu ra sau đó truy cập một xung đồng hồ.
Các tiến bộ đếm như là đầu vào đồng hồ trở nên thấp (trên các cạnh, giảm), điều này được chỉ định bởi thanh trên nhãn hiệu đồng hồ. Đây là hành vi đồng hồ thông thường của quầy gợn và nó có nghĩa là một sản lượng truy cập có thể trực tiếp lái xe đầu vào đồng hồ của các truy cập tiếp theo trong chuỗi.
Qn đầu ra là giai đoạn thứ n của truy cập, đại diện 2n, ví dụ như quý 4 là 24 = 16 (1/16 của tần số đồng hồ) và Q14 là 214 = 16.384 (1/16384 của tần số đồng hồ). Lưu ý rằng quý 2 và quý 3 là không có sẵn.
Các đầu vào thiết lập lại nên thấp cho hoạt động bình thường (tăng). Khi cao, nó reset lại số không (tất cả các kết quả đầu ra thấp).
Ngoài ra xem: 4040 (12-bit) và 4060 (14-bit với bộ dao động nội bộ).
-------------------------------------------------------------------------------
4024 7-bit (÷128) ripple counter
The 4024 is a ripple counter so beware that glitches may occur in any logic gate systems connected to its outputs due to the slight delay before the later counter outputs respond to a clock pulse.
The count advances as the clock input becomes low (on the falling-edge), this is indicated by the bar over the clock label. This is the usual clock behaviour of ripple counters and it means a counter output can directly drive the clock input of the next counter in a chain.
Output Qn is the nth stage of the counter, representing 2n, for example Q4 is 24 = 16 (1/16 of clock frequency) and Q7 is 27 = 128 (1/128 of clock frequency).
The reset input should be low for normal operation (counting). When high it resets the count to zero (all outputs low).
4024 là một bộ đếm gợn vì vậy hãy cẩn thận trục trặc có thể xảy ra trong bất kỳ hệ thống cổng logic kết nối với đầu ra của nó do sự chậm trễ chút ít trước khi các kết quả đầu ra sau đó truy cập một xung đồng hồ.
Các tiến bộ đếm như là đầu vào đồng hồ trở nên thấp (trên các cạnh, giảm), điều này được chỉ định bởi thanh trên nhãn hiệu đồng hồ. Đây là hành vi đồng hồ thông thường của quầy gợn và nó có nghĩa là một sản lượng truy cập có thể trực tiếp lái xe đầu vào đồng hồ của các truy cập tiếp theo trong chuỗi.
Qn đầu ra là giai đoạn thứ n của truy cập, đại diện 2n, ví dụ như quý 4 là 24 = 16 (1/16 của tần số đồng hồ) và Q7 là 27 = 128 (1/128 của tần số đồng hồ).
Các đầu vào thiết lập lại nên thấp cho hoạt động bình thường (tăng). Khi cao, nó reset lại số không (tất cả các kết quả đầu ra thấp).
-------------------------------------------------------------------------------
4040 12-bit (÷4096) ripple counter
The 4040 is a ripple counter so beware that glitches may occur in any logic gate systems connected to its outputs due to the slight delay before the later counter outputs respond to a clock pulse.
The count advances as the clock input becomes low (on the falling-edge), this is indicated by the bar over the clock label. This is the usual clock behaviour of ripple counters and it means a counter output can directly drive the clock input of the next counter in a chain.
Output Qn is the nth stage of the counter, representing 2n, for example Q4 is 24 = 16 (1/16 of clock frequency) and Q12 is 212 = 4096 (1/4096 of clock frequency).
The reset input should be low for normal operation (counting). When high it resets the count to zero (all outputs low).
Also see these 14-bit counters: 4020 and 4060 (includes internal oscillator).
4040 là một bộ đếm gợn vì vậy hãy cẩn thận trục trặc có thể xảy ra trong bất kỳ hệ thống cổng logic kết nối với đầu ra của nó do sự chậm trễ chút ít trước khi các kết quả đầu ra sau đó truy cập một xung đồng hồ.
Các tiến bộ đếm như là đầu vào đồng hồ trở nên thấp (trên các cạnh, giảm), điều này được chỉ định bởi thanh trên nhãn hiệu đồng hồ. Đây là hành vi đồng hồ thông thường của quầy gợn và nó có nghĩa là một sản lượng truy cập có thể trực tiếp lái xe đầu vào đồng hồ của các truy cập tiếp theo trong chuỗi.
Qn đầu ra là giai đoạn thứ n của truy cập, đại diện 2n, ví dụ quý 4 là 24 = 16 (1/16 của tần số đồng hồ) và Q12 là 212 = 4096 (1/4096 của tần số đồng hồ).
Các đầu vào thiết lập lại nên thấp cho hoạt động bình thường (tăng). Khi cao, nó reset lại số không (tất cả các kết quả đầu ra thấp).
Xem thêm các quầy 14-bit: 4020 và 4060 (bao gồm bộ dao động nội bộ).
-------------------------------------------------------------------------------
4060 14-bit (÷16,384) ripple counter with internal oscillator
The 4060 is a ripple counter so beware that glitches may occur in any logic gate systems connected to its outputs due to the slight delay before the later counter outputs respond to a clock pulse.
The count advances as the clock input becomes low (on the falling-edge), this is indicated by the bar over the clock label. This is the usual clock behaviour of ripple counters and it means a counter output can directly drive the clock input of the next counter in a chain. The clock can be driven directly, or connected to the internal oscillator (see below).
Output Qn is the nth stage of the counter, representing 2n, for example Q4 is 24 = 16 (1/16 of clock frequency) and Q14 is 214 = 16384 (1/16384 of clock frequency). Note that Q1-3 and Q11 are not available.
The reset input should be low for normal operation (counting). When high it resets the count to zero (all outputs low).
The 4060 includes an internal oscillator. The clock signal may be supplied in three ways:
From an external source to the clock input, as for a normal counter. In this case there should be no connections to external C and external R (pins 9 and 10).
RC oscillator as shown in the diagram. The oscillator drives the clock input with an approximate frequency f = 1/(2×R1×C) (it partly depends on the supply voltage). R1 should be at least 50k if the supply voltage is less than 7V. R2 should be between 2 and 10 times R1.
Crystal oscillator as shown in the diagram, note that there is no connection to pin 9. The 32768 Hz crystal will give a 2Hz signal at the last output, Q14.
Also see: 4020 (14-bit) and 4040 (12-bit), neither have internal oscillators.
4060 là một bộ đếm gợn vì vậy hãy cẩn thận trục trặc có thể xảy ra trong bất kỳ hệ thống cổng logic kết nối với đầu ra của nó do sự chậm trễ chút ít trước khi các kết quả đầu ra sau đó truy cập một xung đồng hồ.
Các tiến bộ đếm như là đầu vào đồng hồ trở nên thấp (trên các cạnh, giảm), điều này được chỉ định bởi thanh trên nhãn hiệu đồng hồ. Đây là hành vi đồng hồ thông thường của quầy gợn và nó có nghĩa là một sản lượng truy cập có thể trực tiếp lái xe đầu vào đồng hồ của các truy cập tiếp theo trong chuỗi. Đồng hồ có thể được điều khiển trực tiếp, hoặc kết nối với bộ dao động nội bộ (xem dưới đây).
Qn đầu ra là giai đoạn thứ n của truy cập, đại diện 2n, ví dụ như quý 4 là 24 = 16 (1/16 của tần số đồng hồ) và Q14 là 214 = 16.384 (1/16384 của tần số đồng hồ). Lưu ý rằng Q1-3 và Q11 không có sẵn.
Các đầu vào thiết lập lại nên thấp cho hoạt động bình thường (tăng). Khi cao, nó reset lại số không (tất cả các kết quả đầu ra thấp).
4060 bao gồm một bộ dao động nội bộ. Các tín hiệu đồng hồ có thể được cung cấp theo ba cách:
Từ một nguồn bên ngoài để đầu vào đồng hồ, như đối với một truy cập bình thường. Trong trường hợp này có phải là không có kết nối với bên ngoài và bên ngoài R (chân 9 và 10).
RC dao động như thể hiện trong biểu đồ. Dao động ổ đĩa đầu vào đồng hồ với một tần số khoảng f = 1 / (2 × R1 × C) (một phần phụ thuộc vào điện áp cung cấp). R1 nên có ít nhất 50k nếu điện áp cung cấp nhỏ hơn 7V. R2 nên được giữa 2 và 10 lần R1.
Tinh thể dao động như thể hiện trong biểu đồ, lưu ý rằng không có kết nối với pin 9. 32768 Hz tinh thể sẽ cho một tín hiệu 2Hz tại đầu ra cuối cùng, Q14.
Ngoài ra xem: 4020 (14-bit) và 4040 (12-bit), không có dao động nội bộ.
-------------------------------------------------------------------------------
Decoders
4028 BCD to decimal (1 of 10) decoder
The 4028 is a BCD (binary coded decimal) decoder intended for input values 0 to 9 (0000 to 1001 in binary). With inputs from 10 to 15 (1010 to 1111 in binary) all outputs are low.
Note that the 4028 can be used as a 1-of-8 decoder if input D is held low.
Also see: 4017 (a decade counter and 1-of-10 decoder in a single IC).
Sản lượng thích hợp Q0-9 trở thành cao để đáp ứng với đầu vào BCD (mã nhị thập phân). Ví dụ một đầu vào nhị phân 0101 (= 5) sẽ làm cho sản lượng Q5 cao và tất cả các kết quả đầu ra thấp.
4028 là bộ giải mã BCD (mã nhị thập phân) dành cho các giá trị đầu vào 0-9 (0000-1001 trong hệ nhị phân). Với đầu vào 10-15 (1010 đến 1111 trong hệ nhị phân) tất cả các kết quả đầu ra thấp.
Lưu ý rằng 4028 có thể được sử dụng như một bộ giải mã 1-of-8 nếu đầu vào D được tổ chức thấp.
Ngoài ra, hãy xem: 4017 (một thập kỷ truy cập và bộ giải mã 1-of-10 trong một IC duy nhất).
-------------------------------------------------------------------------------
7-segment Display Drivers
4511 BCD to 7-segment display driver
The appropriate outputs a-g become high to display the BCD (binary coded decimal) number supplied on inputs A-D. The outputs a-g can source up to 25mA. The 7-segment display segments must be connected between the outputs and 0V with a resistor in series (330with a 5V supply). A common cathode display is required.
Display test and blank input are active-low so they should be high for normal operation. When display test is low all the display segments should light (showing number 8). When blank input is low the display will be blank (all segments off).
The store input should be low for normal operation. When store is high the displayed number is stored internally to give a constant display regardless of any changes which may occur to the inputs A-D.
The 4511 is intended for BCD (binary coded decimal). Inputs values from 10 to 15 (1010 to 1111 in binary) will give a blank display (all segments off).
Các kết quả đầu ra thích hợp ag trở thành cao để hiển thị BCD (mã nhị thập phân) số lượng cung cấp đầu vào AD. Kết quả đầu ra một g-có thể nguồn lên đến 25mA. Phân khúc màn hình hiển thị 7-phân khúc phải được kết nối giữa các đầu ra và 0V với một điện trở trong series (330with một nguồn cung cấp 5V). Một màn hình hiển thị cathode chung.
Hiển thị thử nghiệm và đầu vào trống đang hoạt động thấp, do đó họ cần được cao cho hoạt động bình thường. Khi kiểm tra màn hình hiển thị là thấp tất cả các phân khúc màn hình hiển thị ánh sáng (hiển thị số 8). Khi trống đầu vào là màn hình hiển thị sẽ được để trống (tất cả các phân đoạn off).
Các đầu vào cửa hàng nên thấp cho hoạt động bình thường. Khi cửa hàng là cao số lượng hiển thị được lưu trữ trong nội bộ để cung cấp cho một màn hình hiển thị liên tục không phân biệt bất kỳ thay đổi có thể xảy ra AD đầu vào.
4511 được dự định cho BCD (mã nhị thập phân). Giá trị đầu vào 10-15 (1010 đến 1111 trong hệ nhị phân) sẽ cung cấp cho một màn hình trống (tất cả các phân đoạn off).
